एम्बेडेड हार्डवेयर डिजाइन के क्षेत्र में, डीडीआर पावर सर्किट, एक कोर पावर सप्लाई यूनिट के रूप में, सीधे चिप के प्रदर्शन और दीर्घकालिक डिवाइस स्थिरता को प्रभावित करता है। एक उच्च प्रदर्शन प्रोसेसर के रूप में, डीडीआर पावर सर्किट एक उच्च प्रदर्शन प्रोसेसर है।RK3588 लेआउट पर सख्त आवश्यकताओं रखता है, रूटिंग, और VCC_DDR बिजली सर्किट के घटक चयन। यह लेख, आधिकारिक डिजाइन विनिर्देशों के आधार पर,डीडीआर पावर सर्किट डिजाइन के प्रमुख तकनीकी पहलुओं को पांच कोर आयामों से तोड़ता है: तांबे का डालना, वायस, डिस्कैपलिंग कैपेसिटर, ट्रेस टोपोलॉजी, और ट्रेस चौड़ाई मानक, हार्डवेयर इंजीनियरों के लिए मानकीकृत डिजाइन संदर्भ प्रदान करते हैं।

I. VCC_DDR कॉपर लेमिनेशनः निर्बाध बिजली आपूर्ति मार्गों को सुनिश्चित करने के लिए "वर्तमान आवश्यकताओं" पर ध्यान केंद्रित करना

तांबा लेमिनेशन डीडीआर पावर सर्किट की "मुख्य बिजली आपूर्ति धमनी" है। इसका डिजाइन सीधे वर्तमान संचरण दक्षता और वोल्टेज गिरावट नियंत्रण निर्धारित करता है। दो प्रमुख बिंदुओं पर ध्यान देने की आवश्यकता है:

• प्रभावी लाइन चौड़ाई गणना को प्राथमिकता देना

RK3588 पावर पिन से जुड़ने वाली तांबे की लेमिनेशन को चिप की अधिकतम वर्तमान आवश्यकताओं को पूरा करना चाहिए। The effective line width must be calculated in advance using the current-line width conversion formula (such as the IPC-2221 standard) to avoid localized overheating or voltage loss due to insufficient line width.

• अत्यधिक विभाजन से बचें

तांबे के टुकड़े टुकड़े पथ पर Vias वर्तमान पथ खंड।संख्या और vias के वितरण यह सुनिश्चित करने के लिए नियंत्रित किया जाना चाहिए कि प्रत्येक तांबा टुकड़े टुकड़े पथ सीपीयू पावर पिन से कनेक्ट "पूर्ण और निर्बाध है," बिना स्पष्ट ब्रेक के।

II. लेयर चेंज वाइस और जीएनडी वाइसः "क्वांटिटी मैचिंग" कैपेसिटर की प्रभावशीलता को अलग करने की कुंजी है

जब VCC_DDR बिजली की आपूर्ति को पुनर्निर्देशित करने की आवश्यकता होती है, तो "वोल्टेज में कमी और डिस्कॉउलिंग सुरक्षा" के सिद्धांत का पालन करना चाहिए, विशेष रूप सेः

• पावर वायसः 9 या उससे अधिक का "डेन्से लेआउट"

परतों को बदलते समय, 0.5 * 0.3 मिमी के विनिर्देश के साथ कम से कम 9 पावर वाइज को रखा जाना चाहिए। वाइज की संख्या में वृद्धि से परजीवी प्रेरण और प्रतिरोध कम होता है,परत परिवर्तन के कारण वोल्टेज गिरावट को कम करता है, और बिजली की अखंडता सुनिश्चित करता है।

• जीएनडी विआसः पावर विआस के बराबर मात्रा

डिस्कॉउलिंग कैपेसिटर के लिए ग्राउंडिंग वाइयों की संख्या संबंधित पावर वाइयों की संख्या से मेल खाना चाहिए। अपर्याप्त जीएनडी वाइयों से कैपेसिटर लूप प्रतिबाधा बढ़ेगी,बिजली आपूर्ति शोर को दबाने के लिए डिस्कॉपिंग कंडेन्सर की क्षमता को काफी कमजोर करना और डीडीआर सिग्नल की स्थिरता को प्रभावित करना.

III. डिस्कॉप्टिंग कैपेसिटर लेआउट: "नजीकता सिद्धांत + सटीक संरेखण" शोर को अधिकतम करता है

डीडीआर पावर सप्लाई के लिए डिकोपलिंग कैपेसिटर "शोर फिल्टर" के रूप में कार्य करते हैं।उनकी जगह सीधे फ़िल्टरिंग दक्षता निर्धारित करती है और निम्नलिखित विनिर्देशों का सख्ती से पालन करना चाहिए (अधिक स्पष्टता के लिए चित्र देखें):

• कोर पिन कैपेसिटरः सटीक बैकसाइड एलाइनिंग

जैसा कि "चित्र में दिखाया गया हैः RK3588 चिप VCC_DDR पावर पिन डिकोप्लिंग कैपेसिटर का स्केमाटिक आरेख," स्कीमा में RK3588 के VCC_DDR पावर पिन के पास decoupling capacitors उस पावर पिन के अनुरूप पीसीबी के पीछे पर रखा जाना चाहिएयह पिन और कंडेन्सेटर के बीच सबसे कम मार्ग कनेक्शन प्राप्त करता है, जल्दी से पिन के पास उच्च आवृत्ति शोर को अवशोषित करता है।

• जीएनडी पीएडी कैपेसिटरः चिप के केंद्र जीएनडी पिन के "निकट"

GND PAD को RK3588 चिप के मध्य GND पिन के निकट यथासंभव रखा जाना चाहिए ताकि ग्राउंडिंग पथ को छोटा किया जा सके, ग्राउंडिंग प्रतिबाधा को कम किया जा सके।और ग्राउंडिंग लूप के माध्यम से अन्य संकेतों के लिए युग्मन से शोर को रोकने के.

• अन्य कैपेसिटरः "चिप के करीब" लेआउट

गैर-कोर पिन के लिए शेष डिस्कॉप्टिंग कैपेसिटर को आरके3588 चिप के जितना संभव हो उतना करीब रखा जाना चाहिए, "चित्र में लेआउट तर्क का पालन करते हुएःविद्युत आपूर्ति पिनों के पीछे डिस्कॉप्टिंग कंडेन्सरों का स्थानयह सुनिश्चित करता है कि सभी कैपेसिटर पावर बस पर शोर को प्रभावी ढंग से दबाते हैं।

IV. पावर पिन रूटिंगः "एक छेद, एक पिन + टाइल टोपोलॉजी" वर्तमान वितरण का अनुकूलन करता है

RK3588 के VCC_DDR पावर पिन रूटिंग के लिए "सटीक मिलान + टोपोलॉजी अनुकूलन" डिजाइन की आवश्यकता होती है। विशिष्ट मानक निम्नानुसार हैंः

• पिन और वीआईए: एक-से-एक पत्राचारः

प्रत्येक VCC_DDR पावर पिन को एक स्वतंत्र माध्यम से मेल खाना चाहिए ताकि असमान वर्तमान वितरण और कई पिनों द्वारा साझा किए जाने वाले माध्यमों के कारण स्थानीय बिजली की कमी से बचा जा सके।

• शीर्ष परत रूटिंगः

टाइल क्रॉस-कनेक्शन: जैसा कि "चित्र VCC_DDR & VDDQ_DDR पावर पिन 'टाइल' चेन" में दिखाया गया है, शीर्ष परत रूटिंग को 'टाइल' टोपोलॉजी का उपयोग करना चाहिए। क्रॉस-कनेक्शन एक समान वर्तमान वितरण प्राप्त करता है।यह अनुशंसा की जाती है कि वर्तमान ले जाने की क्षमता और मार्ग स्थान की आवश्यकताओं को संतुलित करने के लिए ट्रैक चौड़ाई को 10 मिलीमीटर पर नियंत्रित किया जाए।.

• LPDDR4x मोडः समर्पित कनेक्शन समाधान

जब LPDDR4x मेमोरी के साथ RK3588 का उपयोग किया जाता है, तो "चित्र में दिखाया गया लेआउटः RK3588 Chip LPDDR4x Mode VCC_DDR/VCC0V6_DDR Power Pin Routing and Vias" must be followed to adapt to the power supply characteristics of LPDDR4x and ensure the stability of high-frequency memory operation.

V. ट्रैक चौड़ाई और तांबा कवरेजः जोन प्रबंधन, संतुलन करंट और अंतरिक्ष

VCC_DDR पावर सप्लाई की ट्रैक चौड़ाई और कॉपर कवरेज को अन्य सिग्नल रूटिंग के साथ समन्वय करते हुए "सीपीयू क्षेत्र" और "पेरिफेरल क्षेत्र" के अनुसार डिज़ाइन किया जाना चाहिए।विशिष्ट आवश्यकताएं निम्नलिखित हैं:

• हार्ड ट्रेस चौड़ाई मानक

1. सीपीयू क्षेत्र (पावर पिन्स के आसपास): चिप पिन्स को केंद्रीकृत बिजली आपूर्ति की वर्तमान आवश्यकताओं को पूरा करने के लिए ट्रैक चौड़ाई 120mil से कम नहीं होनी चाहिए;
2. परिधीय क्षेत्र (पावर इनपुट से सीपीयू तक का मार्ग): लंबी दूरी पर वोल्टेज हानि को कम करने के लिए ट्रैक चौड़ाई 200mil से कम नहीं होनी चाहिए।

• कॉपर कवरिंग डिजाइन

जब भी संभव हो, पतले निशानों के बजाय बड़े क्षेत्र के तांबे के कवर का उपयोग करें। तांबे के क्षेत्र को बढ़ाना प्रतिबाधा और वोल्टेज की गिरावट को और कम करता है, बिजली की आपूर्ति की स्थिरता में सुधार करता है।

• अन्य संकेतों से बचना

गैर-डीडीआर पावर सप्लाई सिग्नल वायस को नियमित रूप से रखा जाना चाहिए और यादृच्छिक प्लेसमेंट से बचना चाहिए।" यह शक्ति तांबे के लिए पर्याप्त जगह की अनुमति देने के लिए है और कम से कम करने के लिए मिट्टी तांबे के लिए क्षति के कारण vias, जमीनी समतल की अखंडता सुनिश्चित करना (चित्र देखें) ।

सारांश: डीडीआर पावर सर्किट डिजाइन का "कोर लॉजिक"

RK3588 डीडीआर पावर सर्किट डिजाइन का सार "सटीक वर्तमान नियंत्रण, न्यूनतम पथ प्रतिबाधा,और कुशल शोर शमनइन पांच प्रमुख बिंदुओं आपस में जुड़े हुए हैं. तांबे के डालने और vias करने के लिए संधारित्र प्लेसमेंट और निशान टोपोलॉजी,प्रत्येक चरण के लिए सख्ती से विनिर्देशों का पालन करना चाहिए डिवाइस दुर्घटनाओं जैसे मुद्दों से बचने के लिए, स्मृति त्रुटियों, और विवरण में लापरवाही के कारण प्रदर्शन में उतार-चढ़ाव।

हार्डवेयर इंजीनियरों के लिए, वास्तविक डिजाइन में विनिर्देशों को इंजीनियरिंग अभ्यास के साथ जोड़ना आवश्यक है,वास्तविक परिदृश्य जैसे पीसीबी परतों की संख्या और लेआउट स्थान को ध्यान में रखते हुए, जबकि सिमुलेशन टूल (जैसे कि अल्टियम डिजाइनर) का भी उपयोग किया जाता है।बिजली अखंडता विश्लेषण समारोह डिजाइन प्रभावशीलता सत्यापित करता है और अंतिम उत्पाद की विश्वसनीयता और स्थिरता सुनिश्चित करता है.